Abdou Khadre DIOP EnseignantChercheur en Informatique & Réseaux télécoms


Logique séquentielle

1. Introduction

Dans les circuits logiques combinatoires, les sorties dépendent uniquement les entrées. Pour mettre au point des circuits logiques plus complexes (Unité de mémoire de contrôle d'un ordinateur), on a besoin de circuits dont les sorties dépendent non seulement des entrées mais aussi de leurs séquences. Ces crouits logiques qui ont une mémoire du passé sont appelés circuits séquentiels. L'étude des circuits séquentiels repose sur la théorie des automates finis. Il existe deux types de circuits séquentiels : les circuits asynchrones où l'évolution de système dépend des signaux d'entrée et les circuits synchrones où le système évolue en fonction d'un signal d'horloge.

Front m

La synchronisation de l'horloge peut se faire soit sur un front (montant ou descendant) soit sur un niveau (haut ou bas).



2. Les bascules 2.1Généralités


Une bascule a pour rôle de mémoriser une information élémentaire. C'est une mémoire à 1 bit. Une bascule possède deux sorties compl**QueQ**aires Un système séquentiel est un circuit logique qui doit se rappeler de la succession des entrées jusqu'à l'instant t pour pouvoir déterminer les valeurs des sorties à l'instant+1. Il a donc une mémoiredu passé. Un tel circuit comportera nécessairement des éléments de mémoire des éléments de mémoire capable de conserver l'état qui sera pris en compte à l'instant t+1.

Cours de Logique séquentielle Abdou Khadre DIOP

2.2La bascule RS

La bascule RS est l'élément de mémoire le plus simple. Elle peut être réalisé e avec deux portes NOR ou deux portes NAND. Les sorties de cette bascule sont complémentées et sont notéetQ.


On considère dans un premier temps le circuit suivant :




La table suivante donne la table de vérité correspondante :

| R | S | Q_{t+1} | Q _{t+1} | Commentaires |
|---|---|-----------|-------------------------|--|
| 0 | 0 | Qt | ¢ | Sorties inchangées: Mémorisation |
| 0 | 1 | 1 | 0 | Set: Remise à Un ou Initialisation |
| 1 | 0 | 0 | 1 | Reset: Remise à Zéro ou Réinitialisation |
| 1 | 1 | 0 | 0 | Indétermination de l'état des sorties |

Le schéma fonctionnel d'une bascule RS est donné d'après la figure suivante :



Considérons maintenant la bascule réalisée avec des portes NAND.



La table suivante donne la table de vérité correspondante :

| R | S | R | S | Q _{t+1} | Q _{t+1} | -1 Commentaires | | |
|---|---|---|---|-------------------------|-------------------------|--|--|--|
| 0 | 0 | 1 | 1 | Q t | Q | Sorties inchangées: Mémorisation | | |
| 0 | 1 | 1 | 0 | 1 | 0 | Set: Remise à Un ou Initialisation | | |
| 1 | 0 | 0 | 1 | 0 | 1 | Reset: Remise à Zéro ou Réinitialisation | | |
| 1 | 1 | 0 | 0 | 0 | 0 | Indétermination de l'état des sorties | | |

La table d'états ou de transition :

| La table a ctats on ac transition : | | | | | |
|-------------------------------------|---|----------|-----------|--------------|--|
| R | S | Ç | Q_{t+1} | Commentaires | |
| 0 | 0 | 0 | 0 | Mémorisation | |
| 0 | 0 | 1 | 1 | | |
| 0 | 1 | 0 | 1 | Mise à 1 | |
| 0 | 1 | 1 | 1 | | |
| 1 | 0 | 0 | 0 | Mise à zéro | |
| 1 | 0 | 1 | 0 | | |
| 1 | 1 | 0 | X | Interdit | |
| 1 | 1 | 1 | X | | |


| RS Q _t | 00 | 01 | 11 | 10 |
|----------------------|----|----|----|----|
| 0 | | 1 | X | ı |
| 1 | 1 | 1 | Х | |

Equation caractéristique:

$$Q_{t+1}=S + R_tQ$$

La bascule RS étudiée est une bascule asynchrone car la commutation à un nouvel état se fait immédiatement après application d'un signal actif aux entrées. Pour la synchronise on a besoind'un signal d'horlogequi va déterminer l'instant de passage à l'état futur.

Bascule RS synchrone ou Bascule R\$T ou RS Clock
C'estune basculedont les entréesne sont prises en comptequ'en
coïncidence avec un signal de commande. Ce signal peut être fourni par
une horloge, nous avons alors une bascule synchrone. Ce circuit peut être
réalisé de la façon suivante :



| Η | R | S | Q_{t+1} |
|---|---|---|------------|
| 0 | X | X | Q_{t+1} |
| 1 | 0 | 0 | Q t |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | Х |

Symboles utilisés pour la synchronisation :









3

Niveau haut

Niveau bas

Front montant

Front descend

2.3La bascule D

La sortie recopie, avec un certain retard l'entrée D.




Table d'états :


| D | Q t | \mathbf{Q}_{t+1} |
|---|------------|--------------------|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

Equation caractéristique:

$$Q_{t+1}=D$$


2.4La bascule T

La bascule T passe à l'état complémenté si au moment de l'impulsion d'hor oge l'entrée T se trouve au niveau logique 1.



2.5La bascule JK

La bascule JK permet de lever l'ambigüité qui existe dans la table d'état de la bascule RS. Ceci peut être obtenu en asservissant les entrées R et **Q**aux sor ies et **Q** selon le schéma logique indiqué comme suit :



Ce qui nous permet de construire la table de vérité de la bascule JK.

| Jŧ | Kt | Q t | Qt | S | R | Q t+1 |
|----|----|------------|----|---|---|--------------|
| 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 | 0 | 1 | 0 |

Nous constatons qu'on ne rencontre jamais la combinaison S=R=1. Cette ta ble peut se résumer sous la forme suivante :

| Jt | Kt | Q t+1 | |
|----|----|--------------|-----------------|
| 0 | 0 | Qt | Mémorisation |
| 0 | 1 | 0 | Mise à 0 |
| 1 | 0 | 1 | Mise à 1 |
| 1 | 1 | Qt | Complémentation |

| Q _t t K _t | 00 | 01 | 11 | 10 |
|--|----|----|----|----|
| 0 | | | 1 | 1 |
| 1 | 1 | | | 1 |


Equation caractéristique:

$$Q_{t+1} = JQ_t + K_tQ_t$$

3. Les registres

Les bascules ne permettent de mémoriser qu'un seul bit. Pour pouvoir stocker plusieurs bits à la fois il est nécessaire de regrouper des bascules, on forme ainsi ce qu'on appelle un registre.

La figure suivante donne un exemple de registre à 4 bits réalisé avec 4 bascules D.



En synchronisation avec le signal d'horloge W le registre mémorise les données présentes sur les entrées, E_1 , E_2 , E_3 . Elles sont conservées jusqu'au prochain signal de commande W.

Dans cet exemple, les états mémorisés peuvent être lus avec les Quanties Q et Q en coïncidence avec un signal de commande R.

3.1La fonction mémoire d'un registre

La mémorisation d'une information par un registre dépend de la nature de la bascule utilisée. Pour une bascule RS (R=S=0), pour une bascule JK (J=K=0), pour une bascule D ($D \neq 0$)


3.2La fonction décalage d'un registre

Le principe du décalage consiste à faire recopier le bit de la bascule n dans a bascule n+1 ou n-1 selon le type de décalage.

L'information binaire peut être chargée ou lue en série ou en parallèle et ur seule impulsion d'horloge suffit pour la circulation des bits.

- Entrée parallèle : C'est le cas d'un registre de mémorisation
- Entrée série: L'information est présentée séquentiellement bit après bt à l'entrée de le première bascule. A chaque signal d'horloge un nouveat bit est introduit pendant que ceux déjà mémorisés sont décalés d'un niveau dans le registre.

La figure suivante schématise le chargement d'un registre 4 bits en quatre coups d'horloge.



4. Les compteurs

Les compteurssont des systèmesséquentielslogiques qui permettent d'enregistrer et d'indiquer un nombre d'événements se succédant dans le temps. Donc c'est un ensemble de n bascules interconnectées par des portes logiques. Ils peuvent donc mémoriser des mots de n bits. Au rythme d'une horloge, ils peuvent décrire une séquence déterminée c'est-à-dire occuper une suite d'états bina res. Il ne peut y avoir au maximum quæ hbinaisons. Ces états restent stables et accessibles entres les impulsions d'horloge. Le nombre total N de combinaisons successives est appelé le modulo du compteur.

On a N⊴2Si N⊲2un certain nombre d'états ne sont jamais utilisés. L'élément de base d'un compteur est une bascule (de type D ou JK). Les compteurs binaires peuvent être classés en deux catégories :

- Les compteurs asynchrones
- Les compteurs synchrones

4.1Compteurs asynchrones

Cours de Logique séquentielle


Ce sont des compteurs où l'ordre de changement d'état des bascules se fai en cascade. Le signal d'horloge est placé à l'entrée de la première bascule et les entrées d'horloge des autres bascules reçoivent aussi la sortie des bascules qui les précèdent.

Un compteur modulo N permet de compter les nombres binaires compris entre 0 et N-1.

Considérons par exemple un compteur modulo 8 suivant le code binaire pur constitué de trois bascules **JK** fonctionnant en mode **T**.

Supposons les trois bascules à zéro à l'instant t=0. L'évolution temporelle des trois sorties \mathbf{Q} \mathbf{Q} et \mathbf{Q} par rapport aux impulsions d'horloge est représentée sur la figure ci-dessous.

La sortie Q bascule sur chaque front descendant du signal d'horloge. La sort e $\mathbf{Q_1}$ change d'état à chaque transition $\mathbf{1}-\mathbf{>0}$ la sortie $\mathbf{Q_0}$. De mêmele basculement de la sortie $\mathbf{Q_0}$ déclenché par une transition $\mathbf{1}-\mathbf{>0}$ de la sortie $\mathbf{Q_1}$.



Abdou Khadre DIOP


A partir de ce chronogramme nous pouvons écrire la liste des états success fs des trois états.

| Impulsion | Q ₂ | Q ₁ | Q₀ |
|--------------|-----------------------|----------------|----|
| Etat initial | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 |
| 2 | 0 | 1 | 0 |
| 3 | 0 | 1 | 1 |
| 4 | 1 | 0 | 0 |
| 5 | 1 | 0 | 1 |
| 6 | 1 | 1 | 0 |
| 7 | 1 | 1 | 1 |
| 8 | 0 | 0 | 0 |

La séquence normale d'un compteur binaire peut être modifiée pour éliminer les états indésirableæt pour réaliser un tel compteur,on dispose de deux méthodes : le rebouclage asynchrone et le conditionnement des entrées des bascules.

• Cas du rebouclage asynchrone :

La figure suivante donne la représentation symbolique d'une bascule K avec les entrées Preset et Clear.



Les entrées asynchrones (car à utiliser en absence de signal d'horloge) **Pr** (Preset) et **Cr** (Clear) permettent d'assigner l'état initial de la bascule. Ex : Compteur modulo6


| Q c | Q _B | Q A |
|------------|----------------|------------|
| 0 | 0 | 0 |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 0 | 1 |
| 0 | 0 | 0 |


Au lieu de 110

Le compteur est mis à 000 au lieu d'afficher 110.

La remise à zéro est réalisée par un circuit logique combinatoire qui a jit sur les entrées de forçage dès l'apparition du 6 binaire.

Le circuit de forçage est généralement une porte **NAND** dont les entres sont la combinaison des sorties de l'état indésirable.





• Cas du conditionnement des entrées :

| \mathbf{Q}_{C} | $\mathbf{Q}_{\!B}$ | $\mathbf{Q}_{\!\scriptscriptstyle A}$ | $\mathbf{Q}_{c} \; \mathbf{Q}_{h}$ | $\overline{\mathbf{Q}_{C}} \overline{\mathbf{Q}}_{A}$ | $Q_c Q_t + Q_t$ | $\mathbf{Q}_{A} + \mathbf{Q}$ | |
|------------------|--------------------|---------------------------------------|------------------------------------|--|-----------------|-------------------------------|--|
| 0 | 0 | ø | 0 | 1 | 0 | 0 | |
| 0 | 0 | 1 | 0 | 1 | 0 | 1 | |
| 0 | 1 | þ | 0 | 1 | 1 | 1 | |
| 0 | 1 | 1 | 0 | 1 | 1 | 1 | |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | |

Evolution de Q

| N_{10} | $\mathbf{Q}_{\!A}$ |
|----------|--------------------|
| 0 | 0 |
| 1 | 1 |
| 2 | 0 |
| 3 | 1 |
| 4 | 0 |
| 5 | 1 |
| 0 | 0 |

 $\mathbf{Q}_{\!\!\mathbf{A}}$ change au rythme de l'horloge donc il n'y a pas de conditionnement pour la bascule \mathbf{A}

Evaluation de_BQ

| N 10 | $\mathbf{Q}_{\!B}$ | $\mathbf{Q}_{\!A}$ |
|-------------|--------------------|--------------------|
| 0 | 0 | 0 |
| 1 | 0 | 1 1 |
| 2 | 1 | o_f |
| 3 | 1 | 1 1 |
| 4 | 0 | o f |
| 5 | 0 | 1 1 |
| 0 | 0 | |
| | | |

Q_B est contrôlé par Q_B change d'état à chaque front descendant de Quf pour la transition 5->0

Durant cette transitionaQmémorisé son état antérieur : il faut conditionner les entrées de la bascule B pour la mémorisationa Quantient pour ce conditionnement caquest égal à 0 pour la transition 5->0 et reste égal à 1 pour les autres transitions.

Evaluation decQ

| N_{10} | \mathbf{Q}_{C} | $\mathbf{Q}_{\!B}$ | \mathbf{Q}_{C} |
|----------|------------------|--------------------|------------------|
| 0 | 0 | 0 | sa |
| 1 | 0 | 0 | II f |
| 2 | 0 | 1 | su |
| 3 | 0 | 1 L | de |
| 4 | 1 | 0 🔽 | \mathbf{Q}_{C} |
| 5 | 1 | 0 | • |
| 0 | 0 | 0 | |

Qc est contrôlé par le front descendant de **Q** sauf à la transition **5**->**0**.

Il faut conditionner ses entrées en agissant sur la commande d'horloge. Deux fronts descendants sont nécessaires 3->4 et 5->0.

 $Q_c Q_A + Qet Q + Q$ conviennent

4.2Compteurs synchrones

Dans ce type de compteur toutes les bascules changent d'état en même te nps parce qu'elles sont synchronisées par la même horloge. Il est donc possible de faire une synthèse de ces compteurs en établissant leur table d'évolution.

- 4.2.1Synthèseles compteurs ynchrones par la méthode de Marcus (Voir TD)
- 4.2.2Synthèse des compteurs synchrones par la méthode de la fonction de commutation (Voir TD)

Projet de Codages et Logiques

Fiche N°1

Synthèses des compteurs synchrones par la méthode de Marcus

On désire réaliser un compteur synchrone à 3 bits avec 3 bascules **JK** A, B, C. La n éthode de Marcus permet de calculer chaque entrée des bascules afin de conditionner leurs évolutions lors de la prochaine impulsion d'horloge.

1. A partir de la table de fonctionnement de la bascule **JK**, remplir la table suiv inte appelée table d'évolution de la bascule **JK** :

| Q _t | Q t+1 | Jt | K t |
|----------------|--------------|----|------------|
| 0 | 0 | | |
| 0 | 1 | | |
| 1 | 0 | | |
| 1 | 1 | | |

2. Remplir la table d'évolution du compteur en considérant la table d'évolution de la bascule JK.

| N | Q c | Q _B | Q _A | Jc | K _C | Jв | K _B | JA | KA |
|---|------------|----------------|----------------|----|----------------|----|----------------|----|----|
| 0 | 0 | 0 | 0 | | | | | | |
| 1 | 0 | 0 | 1 | | | | | | |
| 2 | 0 | 1 | 0 | | | | | | |
| 3 | 0 | 1 | 1 | | | | | | |
| 4 | 1 | 0 | 0 | | | | | | |
| 5 | 1 | 0 | 1 | | | | | | |
| 6 | 1 | 1 | 0 | | | | | | |
| 7 | 1 | 1 | 1 | | | | | | |
| 0 | 0 | 0 | 0 | | | | | | |

- 3. Déterminer l'équation simplifiée de chacune des entrées des bascules
- 4. Donner la représentation schématique du compteur

Projet de Codages et Logiques

Fiche N°2

Synthèses des compteurs synchrones par la méthode de la fonction de commutation

La méthode de la fonction de commutation permet de réduire le nombre de tableau de Karnaugh utilisé dans la procédure de Marcus.

Soit X une fonction binaire (appelée fonction de commutation) définie par :

X=1 pour un changement d'état

X=0 pour une mémorisation

- 1. En considérant les états (futur et présent) d'une bascule considérée. Exprimer la fonction X en fonction des variables de sortie **Q** et **Q** de la bascule.
- 2. Donner l'expression de l'état futur d'une bascule **JK** en fonction des entrées de la bascule et de l'état présent.
- 3. Montrer que _t¥ JQ_t+KQ_t
- 4. Remplir la table suivante appelée table d'évolution du compteur :

| N | \mathbf{Q}_{C} | Q B | Q A | X _C | X _B | XA |
|---|------------------|------------|------------|----------------|----------------|----|
| 0 | 0 | 0 | 0 | | | |
| 1 | 0 | 0 | 1 | | | |
| 2 | 0 | 1 | 0 | | | |
| 3 | 0 | 1 | 1 | | | |
| 4 | 1 | 0 | 0 | | | |
| 5 | 1 | 0 | 1 | | | |
| 6 | 1 | 1 | 0 | | | |
| 7 | 1 | 1 | 1 | | | |
| 0 | 0 | 0 | 0 | | | |

- 5. Déterminer l'équation simplifiée des entrées des différentes bascules
- 6. Donner la représentation schématique du compteur.